Ver 1.3

抗辐照加固 1M bit SRAM 存储器

产品使用手册

产品型号：B65608EARH

北京微电子技术研究所

版本控制页

版本号	发布日期	更改章节	更改说明	备注
1.0		——	——	
1.1		第八章	更新典型应用描述 增加电装要求	
		第九章	增加标准成型图	
1.2	2018.2.24	——	更改模板	
		第七章 第八章	增加鉴定检验信息 更新产品应用说明	
1.3	20220310	第三章 第七章	更新外形尺寸 更新产品应用说明	

版本修订记录

<table>
<tr><td>产品类别</td><td colspan="3">SRAM</td></tr>
<tr><td>版本</td><td>V1.2</td><td>V1.3</td><td rowspan="3">更改类别</td></tr>
<tr><td>状态</td><td>废除</td><td>现行有效</td></tr>
<tr><td>实施日期</td><td>20180224</td><td></td></tr>
<tr><td rowspan="7">更新内容</td><td>更新前内容</td><td>更新后详细内容</td><td></td></tr>
<tr><td>更新外形尺寸
 
<table><tr><td rowspan="2">尺寸符号</td><td colspan="3">数 值（单位：毫米）</td></tr><tr><td>最小</td><td>公称</td><td>最大</td></tr><tr><td>A</td><td>3.1</td><td></td><td>3.8</td></tr><tr><td>A1</td><td>0.51</td><td></td><td>1.01</td></tr><tr><td>b</td><td></td><td>0.38</td><td></td></tr><tr><td>c</td><td></td><td>0.203</td><td></td></tr><tr><td>e</td><td></td><td>1.27</td><td></td></tr><tr><td>Z</td><td></td><td>2.1</td><td></td></tr><tr><td>D/E</td><td></td><td>24.892</td><td></td></tr><tr><td>HD/HE</td><td>28.7</td><td>29.892</td><td>30.1</td></tr><tr><td>L1</td><td>1.25</td><td>1.5</td><td>1.75</td></tr><tr><td>L</td><td>2</td><td>2.25</td><td>2.5</td></tr></table></td><td>更新外形尺寸
<table><tr><td rowspan="2">尺寸符号</td><td colspan="3">数 值</td></tr><tr><td>最小</td><td>公称</td><td>最大</td></tr><tr><td>A</td><td>3.0</td><td>--</td><td>3.7</td></tr><tr><td>b</td><td>0.31</td><td>--</td><td>0.45</td></tr><tr><td>c</td><td>0.14</td><td>--</td><td>0.26</td></tr><tr><td>e</td><td>--</td><td>1.27</td><td>--</td></tr><tr><td>D/E</td><td>24.5</td><td>--</td><td>25.3</td></tr><tr><td>L</td><td>7.5</td><td>--</td><td>8.3</td></tr><tr><td>Z</td><td>--</td><td>--</td><td>2.54</td></tr></table></td><td>II 类</td></tr>
<tr><td>第七章应用注意事项

（8）系统中各种总线应尽可能避免过冲信号。</td><td>第七章应用注意事项更新
更新（8）：
输入信号（地址、片选等）为逻辑 0 时，其抖动高电平值应<V_{IL}；为逻辑 1 时，其抖动低电平值应>V_{IH}；为变化沿时，应保证输入信号在V_{IL}~V_{IH}之间有较好的单调性；</td><td>II 类</td></tr>
<tr><td></td><td></td><td></td></tr>
<tr><td></td><td></td><td></td></tr>
<tr><td></td><td></td><td></td></tr>
<tr><td></td><td></td><td></td></tr>
</table>

注：I 类更改：涉及产品功能特性和物理特性的重大更改；

II 类更改：产品使用手册中指导用户使用方面发生变更；

III 类更改：仅对产品使用手册进行勘误，如：文字错误、格式调整、增加视图等。

目　录

一、产品概述 1

1.1 产品特点 1

1.2 产品用途及应用范围 1

1.3 重要声明 1

二、产品工作条件 2

2.1 绝对最大额定值 2

2.2 推荐工作条件 2

三、封装及引出端说明 2

3.1 引出端排列 2

3.2 引脚信号描述 5

3.3 外形尺寸说明 5

四、产品功能 7

4.1 产品的基本工作原理 8

4.2 芯片系统结构和工作原理 8

4.3 时序特性和操作方式 8

五、产品电特性 9

5.1 直流电特性 9

5.2 读周期交流电特性 10

5.3 写周期交流电特性 11

六、典型应用 13

七、应用注意事项 14

7.1 产品应用说明 14

7.2 产品防护 14

八、用户关注产品信息 15

8.1 产品鉴定信息 15

8.2 产品标识 16

8.3 研制生产单位联系方式 16

附录 1 对应替代国外产品情况 17

一、产品概述

1.1 产品特点

- **产品特性**

  最大数据存取时间：45ns

  异步存储器，功能兼容 ATMEL 公司 M65608E

  输入/输出接口 TTL 电平，三态双向数据总线

  电源电压：5V

  封装形式：68 引线陶瓷四面引线扁平封装（CQFP68）



- **可靠性指标**

  工作温度：-55℃ ～ +125℃

  抗静电能力：2000V

  抗总剂量：≥100Krad（Si）

  单粒子锁定（SEL）LET阈值：≥75MeV·cm^2/mg

  单粒子翻转错误率小于1E-10错误/天·位（GEO 轨道，等效 Al3 mm）

1.2 产品用途及应用范围

B65608EARH是一款高性能、抗辐照加固128K×8位SRAM，功能兼容ATMEL公司M65608E。B65608EARH为异步操作存储器，不需要外接时钟。由于具有抗辐照加固、数据存取时间快等特点，B65608EARH是辐照环境中工作的高速系统设计的理想选择。

1.3 重要声明

产品手册版权归北京微电子技术研究所（以下简称“我单位”）所有，不转让属于我单位或者第三方所有的知识产权以及其他权利许可。

我单位会结合所有用户的使用经历，不断对产品手册进行更新，更新不再另行通知。请用户务必在使用我单位产品前通过官方公开网络（www.bmti.com.cn 或微信公众号）获取产品手册的最新版本，或联系我单位获取。对产品手册有疑问之处请与我单位联系。

产品手册仅作为用户使用的参考资料，所记载的信息和产品，不作为满足用户整体使用要求的依据，请务必结合用户整体系统进行评价。除产品手册说明之外，请勿接受第三方指导或参考第三方资料对我单位对应产品进行操作。

用户因未严格按最新产品手册要求保存、使用我单位产品或接受第三方指导、参考第三

方资料，致使产品工作异常或损坏，造成任何直接或间接损失的，我单位不承担责任。

二、产品工作条件

2.1 绝对最大额定值

绝对最大额定值如表 2-1 所示。

表2-1绝对最大额定值

参数名称	参数符号	参数值	单位
电源电压	V_{DD}	-0.5～7.0	V
管脚输入电压	V_{in}	-0.5 V ~(VDD+0.5)	V
贮存温度	T_{stg}	-65～150	℃
引线耐焊接温度	T_h	260	℃
热阻	$R_{th(J-C)}$	5	℃/W
最大功耗	P_D	2	W

2.2 推荐工作条件

推荐工作条件，见表 2-2 所示。

表2-2推荐工作条件

参数名称	参数符号	参数值	单位
电源电压	V_{DD}	4.5~5.5	V
输入电压	V_{IO}	0~V_{DD}	V
工作环境温度	T_A	-55～125	℃

三、封装及引出端说明

3.1 引出端排列

B65608EARH采用CQFP68封装，引脚排列顺序如图3-1所示，表3-1 为B65608EARH引脚说明。



图 3-1 B65608EARH 引脚排列顺序

表 3-1 B65608EARH 引脚说明

序号	编号	Pin 符号	输入/输出	功能
1	P1	NC		
2	P2	NC		
3	P3	NC		
4	P4	DQ0	双向	数据信号
5	P5	DQ1	双向	数据信号
6	P6	NC		
7	P7	NC		
8	P8	NC		
9	P9	V_{SS}	输入	地
10	P10	NC		
11	P11	NC		
12	P12	DQ2	双向	数据信号
13	P13	DQ3	双向	数据信号
14	P14	NC		
15	P15	NC		
16	P16	NC		
17	P17	NC		
18	P18	V_{DD}	输入	电源
19	P19	A11	输入	地址输入信号

序号	编号	Pin 符号	输入/输出	功能
20	P20	A12	输入	地址输入信号
21	P21	A13	输入	地址输入信号
22	P22	A14	输入	地址输入信号
23	P23	A15	输入	地址输入信号
24	P24	A16	输入	地址输入信号
25	P25	$\overline{E1}$	输入	片选控制信号
26	P26	$\overline{G}$	输出	输出使能信号
27	P27	E2	输入	片选控制信号
28	P28	V_{DD}	输入	电源
29	P29	V_{SS}	输入	地
30	P30	NC		
31	P31	NC		
32	P32	NC		
33	P33	V_{DD}	输入	电源
34	P34	V_{SS}	输入	地
35	P35	NC		
36	P36	NC		
37	P37	NC		
38	P38	NC		
39	P39	DQ4	双向	数据信号
40	P40	DQ5	双向	数据信号
41	P41	NC		
42	P42	NC		
43	P43	V_{SS}	输入	地
44	P44	NC		
45	P45	NC		
46	P46	NC		
47	P47	DQ6	双向	数据信号
48	P48	DQ7	双向	数据信号
49	P49	NC		
50	P50	NC		
51	P51	NC		
52	P52	V_{DD}	输入	电源
53	P53	A10	输入	地址输入信号
54	P54	A9	输入	地址输入信号

序号	编号	Pin 符号	输入/输出	功能
55	P55	A8	输入	地址输入信号
56	P56	A7	输入	地址输入信号
57	P57	A6	输入	地址输入信号
58	P58	$\overline{W}$	输入	读写控制信号
59	P59	NC		
60	P60	V_{SS}	输入	地
61	P61	NC		
62	P62	A5	输入	地址输入信号
63	P63	A4	输入	地址输入信号
64	P64	A3	输入	地址输入信号
65	P65	A2	输入	地址输入信号
66	P66	A1	输入	地址输入信号
67	P67	A0	输入	地址输入信号
68	P68	V_{SS}	输入	地

3.2 引脚信号描述

表3-2为 B65608EARH引脚信号描述。

表 3-2 引脚信号描述

符号	类型	名称及功能
A0~A16	输入	地址输入信号
DQ0~DQ7	双向	双向数据信号
$\overline{E1}$	输入	片选控制信号 1，低电平有效
E2	输入	片选控制信号 2，高电平有效
$\overline{W}$	输入	读写控制信号，低电平时，作为写操作控制信号；高电平时，作为读操作控制信号
$\overline{G}$	输入	输出使能信号，低电平有效
V_{DD}	输入	5V 电源
V_{SS}	输入	地
NC		不与芯片内部连接，建议置零或接高电平

3.3 外形尺寸说明

68 引线陶瓷四面引线扁平封装示意图如图 3-2 所示，图中的相关尺寸见表 3-3。



注 1：盖板接到V_{SS}.

注2：脚1为引出端识别标志区。

图 3-2 外壳外形尺寸图

表 3-3 外壳外形尺寸

单位：毫米

尺寸符号	数　　值		
	最小	公称	最大
A	3.0	--	3.7
b	0.31	--	0.45
c	0.14	--	0.26
e	--	1.27	--
D/E	24.5	--	25.3
L	7.5	--	8.3
Z	--	--	2.54

成型图如 3-3 所示，图中的相关尺寸见表 3-4。



图 3-3 QFP68 成型图

表 3-4 成型图尺寸

尺寸符号	数值（单位：毫米）		
	最小	公称	最大
A	3.7	___	4.8
A1	0.50	___	1.01
b	___	0.38	___
c	___	0.2	___
e	___	1.27	___
Z	___	2.286	___
D/E	___	24.89	___
HD/HE	29.2	29.89	30.4
L1	1.25	1.5	1.75
Lp	1.0	1.0	1.15

四、产品功能

B65608EARH是一款宇航用异步操作存储器，具有抗辐照加固、数据存取时间快等特点，B65608EARH是辐照环境中工作的高速系统设计的理想选择。

4.1 产品的基本工作原理

抗辐照加固SRAM—B65608EARH结构框图如图4-1所示：



图 4-1 B65608EARH 电路功能框图

4.2 芯片系统结构和工作原理

B65608EARH有 4 个控制信号：芯片使能信号$\overline{E1}$、E2，写使能信号$\overline{W}$，输出使能信号$\overline{G}$。使能控制端输入信号决定芯片工作模式，具体如表 4-1 所示。

表 4-1 真值表

输入				数据输入/输出	
$\overline{G}$	$\overline{W}$	$\overline{E1}$	E2	I/O模式	模式
X	X	1	X	三态	待机
X	X	X	0	三态	待机
X	0	0	1	数据输入	写操作
1	1	0	1	三态	读操作
0	1	0	1	数据输出	读操作

注：1. X = Don’t care

4.3 时序特性和操作方式

◆ 读周期

$\overline{W}$和E2 电平均高于$V_{IH(min)}$且$\overline{E1}$电平低于$V_{IL(max)}$时，操作定义为读周期。读操作访问时间定义为片选信号和输出使能中较晚有效信号到来的时间和输出有效数据的时间之差。

读操作方式 1 为地址变化读取。在片选有效且$\overline{G}$=0，$\overline{W}$=1 时由输入地址的变化触发的。当满足指定的时间条件*TAVQV*时，DQ(7:0)会输出有效数据。整个周期内输出都保持有效状态。只要片选信号和输出信号都处于使能状态，地址的输入可以以最小读周期*TAVAV*的频率

变化。

读操作方式 2 为片选控制读取。在$\overline{G}$=0，$\overline{W}$=1，且地址在整个周期内维持稳定的情况下，E2=1，由$\overline{E1}$触发； $\overline{E1}$=0，由E2 触发；若两个片选信号不恒定，则由$\overline{E1}$和E2 中较晚有效的一个信号触发。当满足指定的时间条件*TE1LQV*（*TE2HQV*）时，可访问到A(16:0)给出的地址并在DQ(7:0)上输出有效数据。

◆ 写周期

$\overline{W}$和$\overline{E1}$电平均低于$V_{IL(max)}$且E2 电平高于$V_{IH(min)}$时，操作定义为写周期。$\overline{G}$端的信号状态在写周期时并不重要。当$\overline{G}$电平高于$V_{IH(min)}$或$\overline{W}$低于$V_{IL(max)}$时，输出置于高阻态。

写操作方式 1 为写使能控制写操作。在$\overline{E1}$=0，E2=1 的情况下由变高的写使能信号$\overline{W}$触发的。$\overline{W}$触发写操作时写脉宽定义为*TWLWH*。对于$\overline{W}$触发的写操作，除非$\overline{G}$端的设定使得输出处于高阻态，用户必须在输入 8 位数据DQ(7:0)前等待*TWLQZ*的时间以避免总线冲突。

写操作方式 2 为片选控制写操作。由有效的$\overline{E1}$或E2 触发的。此时写脉宽定义为*TE1LWH*或*TE2HWH*。对于$\overline{E1}$或E2 触发的写操作，除非$\overline{G}$端的设定使得输出处于高阻态，用户必须在输入 8 位数据DQ(7:0)前等待*TWLQZ*的时间以避免总线冲突。

五、产品电特性

5.1 直流电特性

参数	符号	条件(除另有规定外) -55℃≤T_C≤125℃， V_{DD}=5×(1±10%) V	极限值		单位
			最小	最大	
输出高电平电压	V_{OH}	V_{DD}=4.5V，I_{OH}= -4mA	2.4	—	V
输出低电平电压	V_{OL}	V_{DD}=4.5V，I_{OL}=8mA	—	0.4	V
输入高电平电压	V_{IH}	TTL接口，V_{DD}= 5V	2.2	—	V
输入低电平电压	V_{IL}	TTL接口，V_{DD}= 5V	—	0.8	V
输入漏电流	I_{IN}	V_{IN} = V_{DD}和V_{SS}	-1	1	μA
三态输出漏电流	I_{OZ}	V_O=V_{DD}和V_{SS}，V_{DD}=5.5V，$\overline{G}$=5.5V	-1	1	μA
待机电源电流	$I_{DD(SB)}$	V_{DD}=5.5V，$\overline{E1}$≥V_{IH} 或 E2≤V_{IL}，	—	2	mA
工作电源电流 @22MHz	$I_{DD(OP)}$	I_{OUT}=0，V_{DD}=5.5V ，$\overline{W}=\overline{G}=V_{IH}$ ，Vin=Vss或V_{DD}	—	180	mA
输入电容	C_{IN}	f =1 MHz，T_A=25℃	—	12	pF
输出电容	C_{IO}	f =1 MHz，T_A=25℃	—	12	pF

5.2 读周期交流电特性

参数	符号	条件(除另有规定外) -55℃≤T_C≤125℃， V_{DD}=5×(1±10%) V	极限值		单位
			最小	最大	
读周期	TAVAV	见图 5-1 和图 5-2，V_{DD}=4. 5V	45	—	ns
片选 1 存取时间	TE1LQV		—	45	ns
片选 1 低有效到低 Z 时间	TE1LQX[1]		3	—	ns
片选 1 高电平到高 Z 时间	TE1HQZ[1]		—	20	ns
片选 2 存取时间	TE2HQV		—	45	ns
片选 2 高有效到低 Z 时间	TE2HQX[1]		3	—	ns
片选 2 低电平到高 Z 时间	TE2LQZ[1]		—	20	ns
输出使能控制存取时间	TGLQV		—	15	ns
$\overline{G}$低电平到低Z时间	TGLQX[1]		0	—	ns
$\overline{G}$高电平到高Z时间	TGHQZ[1]		—	15	ns

注：1. 设计保证但不测试。

参数波形如图 5-1 所示。



条件：片选信号$\overline{E1}$=0 和E2=1，且$\overline{G}$=0，$\overline{W}$=1。

图 5-1 地址变化读操作



(a) $\overline{E1}$控制读操作



(b) E2 控制读操作

图 5-2　片选读取操作

5.3 写周期交流电特性

参数	符号	条件 (除另有规定外) -55℃≤T_C≤125℃， V_{DD}=5×(1±10%) V	极限值		单位
			最小	最大	
写周期	TAVAW	见图 5-3 和图 5-4，V_{DD}=4.5V	45	—	ns
地址建立时间	TAVWL		3	—	ns
地址有效到写结束时间	TAVWH		35	—	ns
数据建立时间	TDVWH		20	—	ns
片选 1 控制写脉冲宽度	TE1LWH		35	—	ns
片选 2 控制写脉冲宽度	TE2HWH		35	—	ns
写低电平到高 Z 时间	TWLQZ[1]		—	15	ns
写脉冲宽度	TWLWH		35	—	ns

地址相对写结束的保持时间	TWHAX		0	—	ns
数据保持时间	TWHDX		0	—	ns
写高电平到低 Z 时间	TWHQX[1]		0	—	ns

注：1. 设计保证但不测试。



(a) $\overline{W}$ 控制写操作、$\overline{G}$ 为高电平



(b) $\overline{W}$ 控制写操作、$\overline{G}$ 为低电平

图 5-3 写使能控制写操作



图 5-4 片选控制写操作

六、典型应用

典型应用系统如图6-1所示，该系统是专门针对MCS-51单片机系统的内部RAM不足设计的，主要完成系统大容量数据存储需求。该系统地组成包括：单片机BSC80C32ERH、程序存储器EEPROM、数据存储器B65608EARH、驱动缓冲电路B54AC245RH、地址锁存器B54AC373RH、3-8译码器B54AC138RH、两输入与门B54AC08RH。

BSC80C32ERH采用最小系统配置，系统只用8Kbyte容量的存储器，故需要将不用的4根地址接固定电平（此处接地）。系统只需按使用手册给定的访问时序访问存储器，即可正常工作。



图 6-1 MSC-51 与外部 SRAM 实现大容量数据存储

七. 应用注意事项

7. 1 产品应用说明

为了确保系统稳定运行，在系统应用中，配置存储器时特别注意：

1) 器件工作电压应满足推荐工作电压表要求，外部V_{DD}输入的电源纹波峰峰值控制在500mV以内。
2) 输入端不可悬空；
3) 输出端不可与电源或地直接相连；
4) 器件盖板内部接地，焊接时应避免焊盘与盖板接触；
5) 输入信号（地址、片选等）为逻辑 0 时，其抖动高电平值应<V_{IL}；为逻辑 1 时，其抖动低电平值应>V_{IH}；为变化沿时，应保证输入信号在V_{IL}~ V_{IH}之间有较好的单调性；
6) 优先选用片选读方式访问该存储器；
7) 所有输入信号爬坡应尽可能小，最大爬沿时间应小于 8ns/v；当 W 信号因负载大跃变缓慢或跃变时有明显抖动，则 W 不可与 CE 同时结束， 应保证 CE 提前 W（以 vil 计算）2ns 结束或推后 W（以 vih 计算）2ns 结束；
8) 存储器电路电源端应放置滤波电容，一般推荐容值 0.1uF 并联在电源供电引脚处，摆放位置应靠近电路电源管脚近端，滤波电容应直接连接到电路电源管脚，避免经电源平面对电路滤波。
9) 设计时尽量将 A0、A1 作为高位地址使用，如只用 32K 空间，建议将 A0、A1 接地。

7.2 产品防护

7.2.1 电装及防护措施

器件应采取防静电措施进行操作。推荐下列操作措施：

a) 器件应在防静电的工作台上操作；
b) 试验设备和器具应接地；
c) 不能直接用手触摸器件引线，应佩戴防静电指套和腕带；
d) 器件应存放在防静电材料制成的容器中；
e) 生产、测试、使用及流转过程工作区域内应避免使用能引起静电的塑料、橡胶或

丝织物；

f) 相对湿度应尽可能保持在 30%~70%。

7.2.2 包装

器件包装应至少满足以下要求：

a) 由无腐蚀的材料制成；

b) 具有足够的强度，能够经得起搬运过程中的震动和冲击；

c) 用抗静电材料涂敷过或浸渍过，具备足够的抗静电能力；

d) 能够牢固的把所装器件支撑在一定的位置；

e) 能保持器件引线不发生变形；

f) 没有锋利的棱角；

g) 能安全容易的移动、检查和替换器件；

h) 一般不使用聚氯乙稀、氯丁橡胶、乙烯树脂和聚硫化物等材料，也不允许使用有硫、盐、酸、碱等腐蚀成分的材料，使用具有低放气指数、低尘粒脱落的材料制造为宜。

7.2.3 运输和贮存

器件在运输和贮存过程中，至少应满足以下要求：

a) 运输：在避免雨、雪直接影响的条件下，装有产品的包装箱可以用任何运输工具运输。但不能和带有酸性、碱性和其它腐蚀性物体堆放在一起。

b) 贮存：包装好的产品应贮存在环境温度为 16℃~28℃，相对湿度不大于 30%~70%，周围没有酸、碱或其它腐蚀性气体且通风良好的库房里。

八、用户关注产品信息

8.1 产品鉴定信息

B65608EARH 芯片鉴定检验信息见表 8-1 所示。

表 8-1 B65608EARH 鉴定信息

鉴定产品批次		1346
鉴定执行	总规范名称及编号	半导体集成电路总规范（GJB 597A-1996 ）

标准	详细规范名称及编号	半导体集成电路 B65608EARH 型 128K×8bit SRAM 存储器(Q/Zt 20274-2013)
	附加技术条件	—
	质量等级	B
鉴定情况	鉴定试验日期	2013 年 12 月 26 日开始到 2014 年 2 月 19 日
	鉴定试验机构	北京微电子技术研究所
	鉴定报告编号	WZB-JD-R14001

8.2 产品标识

B65608EARH 芯片产品标识示意图见图 8-1。



图8-1 标志示意图

8.3 研制生产单位联系方式

通信地址：北京市丰台区东高地四营门北路 2 号

邮政编码：100076

联系部门：市场二部　　电话/传真：010-67968115-6313/010-68757706

逻辑存储事业部　陆时进　电话：010-67968115-8009

附录1对应替代国外产品情况

表9 B65608EARH与国外产品主要指标对比

替代国外型号： M65608E 国外生产商：Atmel			
对比项	国内产品	国外产品	差异性、兼容性分析
电源电压	4.5V-5.5V	4.5V-5.5V	一致
访问时间	≤45ns	≤45ns	一致
抗总剂量指标	≥30Krad(Si)	≥50Krad(Si)	不一致
抗单粒子闩锁阈值	≥80 MeV•cm^2/mg	≥110 MeV•cm^2/mg	不一致
单粒子翻转在轨错误率（GEO 轨道 ：	/	≤1.1×10^{-9}错误数/位•天	不一致
封装形式	CQFP68	FP32	不一致
工作环境温度范围	-55 ~ +125℃	-55 ~ +125℃	一致